jk触发器（jk触发器电路图）

一、JK触发器

1.1 电路组成和逻辑符号

克服同步RS触发器在R＝S＝1时出现不定状态的另一种方法：将触发器输出端Q和 状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。

JK触发器的逻辑电路如图1(a)所示。图1(b)是它的逻辑符号图。

图1 JK触发器

小常识：图1（b）逻辑符号加小圆圈表示下降沿有效触发；不加小圆圈表示上升沿有效触发。

1.2 逻辑功能

（1）J=0，K=0，Qn+1=Qn

这时，门G7，G8均被封锁。CP脉冲到来后，触发器的状态并不翻转，即Qn+1=Qn，输出保持原态不变。

（2）J=1，K=1，Qn+1=/Qn

这时，输入均为高电平或J，K端都悬空，不加输入信号。因为S=/Qn ，R=Qn，电路和计数型RS触发器相似。每当CP脉冲下降沿到来后，触发器的状态就发生翻转，Qn+1=/Qn 。随着CP脉冲不断输入，触发器的状态不断翻转，实现了计数功能。

(3)J=1，K=0，Qn+1=1

如果触发器原态为Qn=0，/Qn =1。那么在CP=1时，门G7输出1，G8输出0。所以主触发器为1态，即Qn+1=1，/Qn+1=0。

当CP脉冲下降沿到来后，主触发器的状态就转存到从触发器中，电路状态翻转为1态，即Qn+1=1。

（4）J=0，K=1，Qn+1=0

仿照上述的方法分析，可以得知，不论触发器原来状态如何，当CP脉冲到来后，触发器置0，即Qn+1=0。

根据以上的分析，JK触发器的逻辑功能见表1，功能时序图如图2。

表1 JK触发器真值表

图2 JK触发器时序图

二、D触发器和T触发器

2.1 D触发器

2.1.1 电路组成

将JK触发器J端信号，通过非门G接到K端，即使K= /J。触发器的输入信号从J端加入，这就构成了D触发器。电路如图3(a)所示，图3(b)所示为它的逻辑符号。

图3 D触发器

2.1.2 逻辑功能

（1）D=0，置0

D=0时，和JK触发器J=0，K=1时的情况相同。当CP脉冲下降沿到来后，触发器置0，即Qn+1=0， /Qn+1=1。

（2）D=1，置1

D=1时，它和JK触发器J=1，K=0时的情况相同。同样由JK触发器的功能可知，当CP脉冲下降沿到来后，触发器置1。即Qn+1=1， /Qn+1=0。

综上分析，在时钟脉冲CP下降沿到来后，D触发器的状态与其输入端D的状态相同，即Qn+1=D。D触发器的逻辑功能如表2所示，功能时序图如图4。

表2 D触发器真值表

图4 D触发器时序图

2.2 T触发器

2.2.1 电路组成

把JK触发器的输入端J，K连接在一起，作为输入端T，这就构成了T触发器。电路如图5(a)所示，图5(b)是T触发器的逻辑符号。

图5 T触发器

2.2.2 逻辑功能

（1）T=0，触发器保持原态不变

T=0，相当JK触发器J=0，K=0。由JK触发器的逻辑功能可知，当CP脉冲下降沿到来后，触发器保持原来状态不变：Qn+1=Qn。

（2）T=1，触发器为计数状态

T=1时，相当JK触发器J=1，K=1。根据JK触发器的逻辑功能可知，触发器处于计数状态。即每输入一个CP脉冲，触发器的状态就翻转一次：Qn+1= /Qn 。

根据以上分析，可列出T触发器的真值表，见表3。功能时序图如图6。T触发器具有保持和计数两种逻辑功能，由T端的输入信号控制。T=0，不计数(保持状态)；T=1，开始计数。因此，T触发器也称为可控计数触发器。

表3 T触发器真值表

图6 T触发器时序图